求助LVS错误

上山的虎 · 发表于 2024-4-11 10:43:12

您需要登录才可以下载或查看，没有账号？注册

x

这种LVS的错误怎么去改呀一直显示OUT和GND有问题导致背栅出错跪求大佬解答

yuhuadadianka · 发表于 2024-4-11 10:44:52

连错了吧，是不是layer有问题

上山的虎 · 发表于 2024-4-11 10:45:05

里面有二极管直接用金属1接上的应该没问题吧这两个线也查了很久发现也没连错线详细的解释基本都是第三个图片的样子

hxzjdbl · 发表于 2024-4-11 10:47:18

有没有版图的图片

上山的虎 · 发表于 2024-4-11 10:55:00

hxzjdbl 发表于 2024-4-11 10:47
有没有版图的图片

file:///C:\Users\dell\Documents\Tencent Files\1027089987\nt_qq\nt_data\Pic\2024-04\Thumb\1e3cc855812a992cf6a4857253c99893_720.jpg发现有个软连接错误

上山的虎 · 发表于 2024-4-11 10:55:48

hxzjdbl 发表于 2024-4-11 10:47
有没有版图的图片

有个软连接错误

账户已登录 · 发表于 2024-4-11 10:57:36

第一张和第三张图“OUT”接到了管子的bulk端，管子的衬底应该是接"GND"而不是"OUT"；

hxzjdbl · 发表于 2024-4-11 11:09:21

看看extraction result是不是有label没打对

上山的虎 · 发表于 2024-4-11 11:14:09

账户已登录发表于 2024-4-11 10:57
第一张和第三张图“OUT”接到了管子的bulk端，管子的衬底应该是接"GND"而不是"OUT"； ...

查了很久 out没接到gnd上

账户已登录 · 发表于 2024-4-11 13:49:12

上山的虎发表于 2024-4-11 10:55
有个软连接错误

这里也能看出来OUT和GND还有那个"1"通过substrate接到一起了呀，好好检查检查你版图里面的ptap都接到了哪里

[求助] 求助LVS错误