Verilog-A建模,NTC,模拟信号输入,实现输出有时间常数延迟特性

MY_Bread · 发表于 2024-3-25 21:35:32

您需要登录才可以下载或查看，没有账号？注册

x

使用Verilog-A建模NTC热敏电阻建模
输入：温度，用电压源给，电压数值等同温度
输出：NTC两侧电阻变化值
如果直接使用 I(P,N) <+ V(P,N) / R ，输出是没有延迟特性的，类似电容充放电特性。
请问如何实现输出带有时间延时特性？时间常数需可调。

登录/注册后可看大图

洛神孤恋 · 发表于 2024-3-26 13:36:07

I(P,N) <+transition( V(P,N) / R, td, tr, tf)

zang0088 · 发表于 2024-3-26 18:20:49

为什么要用verilog对NTC建模呢，单纯用个理想电阻，然后给电阻赋值一个NTC温度公式，扫描变量改成公式里的温度参数就行。

MY_Bread · 发表于 2024-3-28 15:16:44

本帖最后由 MY_Bread 于 2024-3-28 15:53 编辑

zang0088 发表于 2024-3-26 18:20
为什么要用verilog对NTC建模呢，单纯用个理想电阻，然后给电阻赋值一个NTC温度公式，扫描变量改成公式里的 ...

如果直接写公式，只能dc扫温度，瞬态仿真也没有温度输入吖

MY_Bread · 发表于 2024-3-28 15:19:04

本帖最后由 MY_Bread 于 2024-3-28 15:20 编辑

洛神孤恋发表于 2024-3-26 13:36
I(P,N)

用transition的话不能很好的做出1t-5t的时间常数变化，变化过程还是有些差异，如果不细究也确实可以用。

[求助] Verilog-A建模,NTC,模拟信号输入,实现输出有时间常数延迟特性