在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 524|回复: 5

[原创] 关于高压管的设计问题

[复制链接]
发表于 2024-3-25 11:21:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有人知道用高压管怎么做一个类似五管的OPA的结构的运放吗,不知道如何用LDMOS去挡那个高压啊
 楼主| 发表于 2024-3-25 11:26:07 | 显示全部楼层
194143vdy8o3yx61ozkoyn.jpg

有人用了这种结构来挡高压,但我就好奇那个LDMOS的M1管能承受那么多的压降吗

发表于 2024-3-25 11:39:10 | 显示全部楼层


chip_P 发表于 2024-3-25 11:26
有人用了这种结构来挡高压,但我就好奇那个LDMOS的M1管能承受那么多的压降吗

...


可以的
 楼主| 发表于 2024-3-26 09:00:45 | 显示全部楼层


现在这个结构是采用N管来做为输入的,单我需要做的那个五管输入应该在0.几伏,需要采用P管来做为输入,采用这个结构的话应该是把那个LDMOS放在负载上方,但是这样就导致了VGS增大,可能会导致输入管击穿,这需要怎么改来解决这个问题呢?
发表于 2024-3-27 12:33:26 | 显示全部楼层


chip_P 发表于 2024-3-26 09:00
现在这个结构是采用N管来做为输入的,单我需要做的那个五管输入应该在0.几伏,需要采用P管来做为输入,采 ...


那就需要用PMOS进行偏置了。
 楼主| 发表于 2024-3-27 14:20:35 | 显示全部楼层


GalaxyKevin 发表于 2024-3-27 12:33
那就需要用PMOS进行偏置了。


对,我是用的PMOS偏置的,而且采用了共源共栅结构,但是现在的问题是共源共栅的承压器件不能完全承受电压,而且输入管PMOS的源极电位很大,这造成我的输入管被击穿了,就不知道有什么结构能改变输入管的电位,使得电压大部分降在共源共栅器件上

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:43 , Processed in 0.018384 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表