带隙基准电压源的电源抑制比参数仿真出错

wzywdz

各位大佬们，最近在仿真带隙基准电压源。采用的是拉扎维书上PTAT电流那一节中产生PTAT电流之后，生成带隙基准电压的两个方法之一。

电路图如下，

带隙基准电压源的电路图

仿真出来的基准电压是1.99v。然后就仿真温漂和电源抑制比这两个参数。温漂的仿真没有问题，但是电源抑制比的仿真很怪。我看网上的仿真结果基本上都是低频时比较高，高频时比较低，但我是反过来的。

电源抑制比的仿真结果

前面在做电源电压的DC扫描的时候，我就已经意识到了这个电路的电源抑制性能很差。

随电源电压的变化

所以就想测一下有多差，没想到输出了一个很怪的结果。

仿真电路图

电源设置

这是仿真的设置，都是按照书上做的。出现这个结果之后，去问学校老师，老师也没看出来有什么问题。但是这个结果就是这么“与众不同”。所以就想问一下各位大佬，能否发现是不是我在某个地方的仿真出现了错误。或者这种结构就是这样的一个特性？（因为网络上的带隙基准电压源基本上都是运放+带隙的那种结构。感觉没见过我搭建的这种结果。）

SMU001

你加了一个10pF的电容，在高频我认为就是这样的，相当于在高频有一个很大的极点，就是会下降吧。

wzywdz

SMU001 发表于 2024-3-19 16:45
你加了一个10pF的电容，在高频我认为就是这样的，相当于在高频有一个很大的极点，就是会下降吧。 ...

感觉可能是大佬说的这个因素。在网络上找原因的时候，有人就是在输出端加RC滤波，这样，高频的时候，电源抑制比就会增大。但是，这个电容的设置就是按照书上做的，也没多想。那现在来看可能就是我的电路的带载能力不如别人的电路，不应该在输出端加大电容。我把输出端的电容减小了，就有点像那种常规的电源抑制比的测量结果了。

把电容改为0.1pf后的结果

看来我这个电路的，应该是带载能力吧，还是挺差的。还要自己再改改。谢谢大佬。

SMU001

wzywdz 发表于 2024-3-19 18:31
感觉可能是大佬说的这个因素。在网络上找原因的时候，有人就是在输出端加RC滤波，这样，高频的时候，电源 ...

这个不能说带载能力，在输出端加大电容如果稳定性满足要求的话，当然是可以的，也是有很大的好处，比如load trans会更好之类的。

wzywdz

SMU001 发表于 2024-3-20 15:43
这个不能说带载能力，在输出端加大电容如果稳定性满足要求的话，当然是可以的，也是有很大的好处，比如lo ...

好的，谢谢大佬。我就是之前做D触发器的时候，在输出端加大电容，触发器的上升和下降沿就比较缓慢了。就说是我这个D触发器带载能力不够。那看来这里和之前的，虽然都是由于加了电容导致结果有些变化。但是原因还是不太一样的，学习了。