PLL 鎖定頻譜不乾淨

C24069060 · 发表于 2024-3-17 20:12:45

您需要登录才可以下载或查看，没有账号？注册

x

目前正在做超取樣PLL(oversampling PLL)，鎖定後的頻譜旁會有隆起，不太確定是什麼原因造成。

未命名.png

目前猜測是Vctrl上的抖動，但我Vctrl上電壓抖動只有約30mV，KCO也不大(300MHz/V)

omnik · 发表于 2024-3-18 00:52:37

goood

TP青面兽 · 发表于 2024-3-18 09:40:56

不会是把前面未锁定的波形也算上了吧

zhangyp · 发表于 2024-3-18 10:14:28

你这个频谱是实际测试的，还是仿真的结果？

C24069060 · 发表于 2024-3-18 12:08:09

TP青面兽发表于 2024-3-18 09:40
不会是把前面未锁定的波形也算上了吧

有把前面鎖定前的頻譜扣掉，有跑比較長的模擬排除這個問題。

C24069060 · 发表于 2024-3-18 12:09:17

zhangyp 发表于 2024-3-18 10:14
你这个频谱是实际测试的，还是仿真的结果？

這個頻譜是我仿真的結果。

tanborui123 · 发表于 2024-3-18 13:46:30

看起来不像是VCTRL引起的，VCTRL上看上去是有一个固定频率的扰动成分，这个成分最终在频率上表现出来应该是杂散，而不是现在这个怪异的频谱

[求助] PLL 鎖定頻譜不乾淨