PLL锁定问题，无法锁定

cuihaofeng · 发表于 2024-3-15 20:58:31

您需要登录才可以下载或查看，没有账号？注册

x

如图为PLL中VCO的输入电压，单独跑VCO时，大概0.6V处VCO输出频率为目标频率。但在实际PLL中无法锁定。是环路带宽的问题吗？

楼主之前仿真是可以完成锁定的，由于无法在所有工艺脚下获得输出频率，于是修改了VCO中的电容阵列，结果就出现了如图所示的无法锁定的情况。

cuihaofeng · 发表于 2024-3-15 21:04:09

顶一下顶一下

cuihaofeng · 发表于 2024-3-15 21:44:38

PFD的输出总是会发生这种翻转，但UP的输出一直比DN的输出宽。。。很奇怪

磐磬 · 发表于 2024-3-17 09:34:09

本帖最后由磐磬于 2024-3-17 09:35 编辑

试试在上电的时候把PFDCP reset一下

cuihaofeng · 发表于 2024-3-18 16:21:34

磐磬发表于 2024-3-17 09:34
试试在上电的时候把PFDCP reset一下

尝试了一下调整参考信号的初始相位，可以解决该问题。但这样说明设计还是存在问题的。。。

[求助] PLL锁定问题，无法锁定