pipeline ADC中MDAC开关电容放大器仿真问题

选手实力非凡

最近在照着一篇论文搭建MDAC开关电容放大器，如图1所示。（参考论文：A 12-b 10-GS/s Interleaved Pipeline ADC in 28-nm CMOS Technology）

对照该论文，两级放大器已经搭建完成，仿真波特图如图2所示。
而放大器实际要接入环路中，如图3所示，ϕ1和ϕ2为不交叠时钟，ϕ1通时为采样相位，C1对输入电容采样；ϕ2通时为放大相位，放大器对采样得到的信号进行放大。
对此我有两个疑惑：
1、仿真放大器的闭环特性是在放大状态下进行仿真还是直接按照图3电路用PSS+PAC的方式仿真？放大状态下，我把ϕ1对应的开关短接，ϕ2对应的管子断开，这样仿真得到的波特图基本吻合计算值，如图4所示（红蓝黄线分别为开环增益、环路增益、闭环增益）。然而用图3所示的开关电容放大器的实际应用电路仿真PSS+PAC+PSTB，波特图结果完全不对，如图5所示，带有很多毛刺。这两种方式仿真，从结果来看，放大相位下仿真放大器的特性结果比较符合计算规律，但是从实际应用角度来说，用图3方式仿真放大器闭环特性才更正确，希望大佬指出以上理解或者仿真方法哪里有问题？
2、图3所示的开关电容放大器先对输入信号进行采样，然后对采样的信号进行放大，这一过程一定存在损耗，那仿真出来的增益也会把这个损耗算进去，按照这个理解图3电路的仿真结果是不是有问题？
图1：





图2：




图3：




图4：




图5：

778084265

mdac里看pac没什么用吧，重要的是放大相的建立情况，采样阶段本来就在复位，你这里也没用失调存储，采样相的频率响应没意义啊

选手实力非凡

778084265 发表于 2024-3-14 00:01
mdac里看pac没什么用吧，重要的是放大相的建立情况，采样阶段本来就在复位，你这里也没用失调存储，采样相 ...

谢谢回复，我刚开始理解的是通过pss找到一个周期性的工作点，然后在这个工作点附近进行pac分析，这样可以计算出环路参数。后面才意识到采样阶段算入可能会拖垮放大器的增益和带宽

zxkl317408

选手实力非凡 发表于 2024-3-14 08:53
谢谢回复，我刚开始理解的是通过pss找到一个周期性的工作点，然后在这个工作点附近进行pac分析，这样可以 ...

为啥不用tran+stab仿真

选手实力非凡

zxkl317408 发表于 2024-3-14 09:03
为啥不用tran+stab仿真

请问这种方式时间点选在放大相的开始时刻 还是中间时刻 还是结束时刻比较合适？

选手实力非凡

zxkl317408 发表于 2024-3-14 09:03
为啥不用tran+stab仿真

感谢回复，刚刚仿了，结果和放大相的仿真基本能对上，非常棒的思路