基于latch实现mcu cahce的一些讨论与请教

茶艾

      最近公司准备设计一款超低功耗的芯片，mcu会采用平头哥32位的内核，漏电指标要求非常严格。目前初步规划cache的规格是64word（256Byte）的，考虑到使用寄存器搭建的cache会在每个时钟沿都要工作，漏电会比较大，如果采用latch的话，就只会有对应的bit需要跳变时才会工作，功耗会非常低，但是目前网上都没有相对应的设计和论文可供参考，不知有无大佬有相关设计经验，能否指点一二，感谢！