关于RTL综合的始终周期的问题

zgh99

大佬们，我想问一下，在RTL综合的时候，咱们自己用sdc设定的时钟周期对后面布局布线有影响吗？还是说这个就是看一下最高能跑到的频率和做一个简单的slack就没用了？

zhiwenhao

要比预期的频率更高一些，让软件多优化下，给后端布局布线的时序留些余量。

zgh99

zhiwenhao 发表于 2024-3-8 09:21
要比预期的频率更高一些，让软件多优化下，给后端布局布线的时序留些余量。 ...

也就是说这个周期实际上是为了让咱们综合出来的这个网表文件里面单元之类的使用更好一些，到布局布线的时候能够有更大的容错率

zhiwenhao

zgh99 发表于 2024-3-8 09:31
也就是说这个周期实际上是为了让咱们综合出来的这个网表文件里面单元之类的使用更好一些，到布局布线的时 ...

是的，或者前期也可以用来评估设计频率。

zgh99

zhiwenhao 发表于 2024-3-8 09:36
是的，或者前期也可以用来评估设计频率。

好的，感谢

zgh99

zhiwenhao 发表于 2024-3-8 09:36
是的，或者前期也可以用来评估设计频率。

还有一个问题想请教您一下，就是咱们要是估计频率的话依据什么来进行估计？一个周期一个周期试吗

zhiwenhao

zgh99 发表于 2024-3-8 09:44
还有一个问题想请教您一下，就是咱们要是估计周期的话依据什么来进行估计？一个周期一个周期试吗
...

频率设置的值恰好在综合软件开始有一点点违例时，就说明在当前工艺和设计下频率到头了，没法更快了。而且实际由于前面说的要给后端留余量，能实现的频率值会更低一点。

zgh99

zhiwenhao 发表于 2024-3-8 09:49
频率设置的值恰好在综合软件开始有一点点违例时，就说明在当前工艺和设计下频率到头了，没法更快了。而且 ...

感谢指导

kk2009

一般情况下，留10%的margin，比如你预计需要跑100M，最好在综合时候用110M来做约束。
在评估PPA的时候，可以考虑10M或者20M一个step来做约束。在没有violation的情况下，可以看到面积和频率的曲线。