设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › TSMC的lvt_mos,hvt_mos仿真问题
返回列表 发新帖
查看: 701|回复: 5

[求助] TSMC的lvt_mos,hvt_mos仿真问题

[复制链接]
black6655
发表于 2024-3-6 18:57:05 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
请问lvt_mos,hvt_mos和普通mos之类不同类型的管子，在跑角条件的时候，有必要把角条件分开仿真吗？这样光mos的角条件就有16组了。另外还有存在od33之类的管子也是同样的问题。我记得之前TSMC好像会给管子分组，有些管子的角条件会同时往同一个方向偏，但是我找不到相应的文档了，求大神告知。
回复

举报

black6655
 楼主| 发表于 2024-3-7 09:10:43 | 显示全部楼层
求助，顶一下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kanchiam
发表于 2024-3-7 09:40:44 | 显示全部楼层
如果你的電路是用到這麼多的MOS
當然所有的coner都要跑到
所以在analog design
盡量從頭到尾都只用一種元件
回复 支持 反对

举报

black6655
 楼主| 发表于 2024-3-7 10:23:04 | 显示全部楼层


kanchiam 发表于 2024-3-7 09:40
如果你的電路是用到這麼多的MOS
當然所有的coner都要跑到
所以在analog design


意思是说这两种mos的角条件不是同步的吗？不会ff的时候都是ff？
回复 支持 反对

举报

kanchiam
发表于 2024-3-11 16:43:09 | 显示全部楼层
有些時候是不同步的
因為lvt 與hvt是利用不同的layer去doping
調整不同的多數載子濃度
lvt 與hvt Vth調整幾乎可以看成獨立事件
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

black6655
 楼主| 发表于 2024-3-12 16:16:38 | 显示全部楼层


kanchiam 发表于 2024-3-11 16:43
有些時候是不同步的
因為lvt 與hvt是利用不同的layer去doping
調整不同的多數載子濃度


了解，感谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 12:06 , Processed in 0.020611 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表