关于用于SAR ADC的动态比较器仿真问题

maxhxl · 发表于 2024-2-8 20:35:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

楼主在设计动态比较器中遇到一些问题：设计好动态比较器的前置放大器后，想去试着仿真其OOS(Output Offset Storage)的时序，当CLK_SW1=1(CLK_SW1_N=0)，是进行OOS的模式，进行失调电压的存储，输入端输入共模电平VCM(1.65V)，这时候前置放大器的输出理应是OUTP=OUTN，不懂为啥它会分开到3V和2.6V，求助！

david_reg · 发表于 2024-2-14 21:05:04

可能与开关电荷注入造成的误差有关, 可以试试如下方法debug一下
1. 调整开关时序, 让输出开关先断开, delay一点时间后再切换输入开关;
2. 把开关换成理想模型试试, 比如analogLib/switch;

maxhxl · 发表于 2024-2-21 10:03:40

david_reg 发表于 2024-2-14 21:05
可能与开关电荷注入造成的误差有关, 可以试试如下方法debug一下
1. 调整开关时序, 让输出开关先断开, delay ...

好的，我尝试一下！感谢回复！

[求助] 关于用于SAR ADC的动态比较器仿真问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1