PLL中的可编程分频器

中英双字幕 · 发表于 2024-2-8 17:09:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

PLL的loop中经常会用到一种可编程的分频器，可以实现2~[2^(n+1)]-1范围内任意分频，但是分频之后的信号不是50%占空比的。这种结构如图1所示，用了n个2/3 cell级联
，2/3 cell的逻辑实现如图2所示。这个结构是如何实现2~[2^(n+1)]-1范围内任意分频的，又有P信号，又有mod信号，有没有大神大概讲一下工作原理和逻辑，谢谢！（附参考论文）

A Family of Low-Power Truly Modular Programmable Dividers in Standard 0.35um CMO.pdf (155.93 KB, 下载次数: 51 )

gubels · 发表于 2024-2-8 20:34:44

Love it,, Tnx..

idlechess · 发表于 2024-2-9 00:21:33

学习下

kk2009 · 发表于 2024-2-14 05:41:24

里面已经说明了怎么实现的啦，
假设X分频，就是要X=2^n+2^(n-1)*pn-1+2^(n-2)*pn-2+...+2*p1+p0.

而采用加or的架构，只是影响到minimum division ratio。

中英双字幕 · 发表于 2024-2-19 16:27:08

kk2009 发表于 2024-2-14 05:41
里面已经说明了怎么实现的啦，
假设X分频，就是要X=2^n+2^(n-1)*pn-1+2^(n-2)*pn-2+...+2*p1+p0.

我就是这个地方没怎么看明白它是怎么实现这个逻辑的，能不能详细讲一下，谢谢！

zj5852761 · 发表于 2024-2-27 16:38:16

去b站看最近李致毅老师讲的PLL课程，还挺好理解的

Chris_foo · 发表于 2024-3-1 09:31:52

一篇相关的资料可以参考一下。

老妖800 · 发表于 2024-3-7 22:28:26

Chris_foo 发表于 2024-3-1 09:31
一篇相关的资料可以参考一下。

登录/注册后可看大图

非常感谢你的分享，请问该文章的作者是谁呢？或者请问还有没有该作者，另外其他篇介绍MMD的blog呢？
麻烦了，谢谢

krr · 发表于 2024-3-12 09:47:40

哈喽，我最近也在看这个分频器，可以一起交流，我V：H2056L

469470412 · 发表于 2024-3-17 16:20:30

谢谢分享

[原创] PLL中的可编程分频器

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2