LVS Rule connect 用法问题 - SVRF

Mingese

我看fab提供的DRC rule中会用到 “connect ” 来建立连接，每一组 “connect” 后都能看到有 “disconnect” 。我的理解是，这样每组 “connect” 就不会相互影响。但是在LVS rule里面，我看到的是通篇的 “connect” ，没有一个 “disconnect”。
这些 “connect” 对全部 check都是有效的吗？
这些 “connect” 会在 LVS 中对 layout 的连接关系有影响吗？

比如，我在rule里加一句：
CONNECT M1 M2
那LVS时，会把 M1和M2接触 认为是短路吗 ？

maomao198477

你会试一下么？？？

yetingyu

DRC rule 里 会经常用到 DISCONNECT 是正常的，因为很多连接关系不断掉再重新建立的话，一些和连接关系有关的rule会混乱，带来误报。
当然，DRC里想用 DISCONNECT， 也是要在 DRC INCREMENTAL CONNECT 开关打开的时候；

你在LVS里看不到 DISCONNECT ，是因为这个语句只能在DRC中使用，且也没必要存在在LVS里；LVS本身就是一个相对完整的独立流程，从建立连接关系、相关层次定义、device定义，到property对比...... 不需要也不能断开连接关系。
这些 “connect” 对全部 check都是有效的吗？
是的，对通篇都生效。
这些 “connect” 会在 LVS 中对 layout 的连接关系有影响吗？
当然会，所以也不能直接写CONNECT M1 M2，一定是CONNECT M1 M2 BY V1。

Mingese

yetingyu 发表于 2024-2-4 10:01
DRC rule 里 会经常用到 DISCONNECT 是正常的，因为很多连接关系不断掉再重新建立的话，一些和连接关系有关 ...

基本理解了，感谢解答！这些疑问是尝试在LVS rule中加入自己编写的ERC时产生的，已找到方法规避不合理使用connect。

另外有个疑问，ERC和DRC的rule的写法相同，为何要让ERC和LVS一起跑，将ERC rule写进DRC rule里会有什么问题吗？
是因为ERC需要用到LVS中的一些层次定义吗？（这里的“层次定义”是指类似“gate = AA AND GP”的语句）

yetingyu

ERC 电气规则检查，一般也就包括一些短路 开路 floating之类的，本身就和LVS联系非常紧密， 用到的连接关系一般都是继承LVS中设定好的，也会用到一些衍生层的定义，所以在写在LVS里是最合理，最方便的；
正如你所说因为两边写法相同，所以在DRC环境里你正确做好层次定义、连接关系等  也是可以正确报错的，但一般都不会这么做，各大fab也都是把ERC做到LVS里。

Mingese

yetingyu 发表于 2024-2-19 11:28
ERC 电气规则检查，一般也就包括一些短路 开路 floating之类的，本身就和LVS联系非常紧密， 用到的连接关系 ...

明白了，多谢解答