电容版图mismatch的疑问

yf.hu

thanks

yf.hu

thanks

yf.hu

thanks

yf.hu

thanks

abab1394

这个我来说明一下：mismatch 由 两个因素决定：
1。WL ，就是面积决定。 由A/WL 决定。
2。mesh，就是unit的个数，前提是必须满足一定的layout方式，比如中心对称。

mismatch 在mesh=1的情况下（简单的两个并排的电容） mismatch 是类似抛物线的样子，大面积主要是梯度的影响。

合理的版图下，增大面积可以增大匹配（mesh>1)。

mismatch 也随着mesh 的增大而改善，就是合理的布局对mismatch的改善。但很大的mesh也是不利的，如10X10的电容，你非要 10个1X1的， 这个1X1 的单位电容太小，匹配反而不好。 另外小电容的布线耦合电容的影响相对大些，也是不好的。

总面积一定的条件下,也有个mesh的优化值，也是类似抛物线的图形。


总的来说合理选择单位电容，合理的layout 布局，合理的布线是关键。
一般来说A/WL 计算出来的面积偏大，这个是保守的估计，并没有考虑太多的版图优化。

abab1394

回复 1# daxigua179


在合理布局的条件下, 可以乘一个系数如0.5，代工厂的文件全的话也可以查mesh=2的值对应的mismatch
A B
B A  这个就是mesh=2的布局

A B A B
B A B A
A B A B
B A B A  mesh=3

A B  mesh=1

zsfuyxm

mismatch is a relative parameter in analog circuit design; not a absolute value;
it relates to two or more device that need match in design;

zsfuyxm

shikaicool

怎么解决的 分享一下经验！

ywkai

学习了