做出的Track&Hold低频幅度小于高频幅度是为什么？

YyuanRTs · 发表于 2024-1-26 16:53:27

您需要登录才可以下载或查看，没有账号？注册

x

做了一个高速NMOS的TH，就这个样子的：

登录/注册后可看大图

仿真的时候发现正弦波输入的输出幅度与ac仿真不符，低频正弦波的输出幅度会比高频正弦波要小
在常开状态是没有这个问题的，只有带上时钟仿真才会出现这种问题
请问有人知道这种现象的原因吗？或者讨论一下？

castrader · 发表于 2024-1-26 18:17:15

开关有导通电阻，所以采样有带宽，超出带宽会衰减。
你的低频信号频率如果高于带宽，就会衰减，这是其一。
你只用NMOS传输，一旦输入信号值超过gate电压-VTH，信号就传不过去，这是其二。
至于高频幅度大...是不是你信号频率太高了，直接通过MOS的寄生电容耦合过去了？

茂陵刘郎 · 发表于 2024-1-26 22:42:57

时钟馈通和电荷注入你考虑下。这个修不掉的。怎么感觉你也在做超高速ADC?不会是我们公司的吧哈哈哈哈

YyuanRTs · 发表于 2024-1-29 23:26:00

castrader 发表于 2024-1-26 18:17
开关有导通电阻，所以采样有带宽，超出带宽会衰减。
你的低频信号频率如果高于带宽，就会衰减，这是其一。
...

谢谢您的回复。这三个原因都可以排除掉hhh

首先带宽远高于低频频率，然后输入信号幅度是受限的，导通电阻有保证。然后还有没有画出来的dummy mos抵消耦合

YyuanRTs · 发表于 2024-1-29 23:58:39

茂陵刘郎发表于 2024-1-26 22:42
时钟馈通和电荷注入你考虑下。这个修不掉的。怎么感觉你也在做超高速ADC?不会是我们公司的吧哈哈哈哈 ...

我也觉得是因为这个但是就是没考虑明白为什么。

因为时钟馈通和电荷注入应该能靠后面用来抵消的dummy去除才对啊？但是仿真没法很好消除。
而且这两个效应和输入信号的频率关系应该没那么强吧，为什么会有与输入频率相关的现象
然后隔壁高速组同事告诉我他们的没有这个现象我更慌了

茂陵刘郎 · 发表于 2024-1-30 22:52:59

YyuanRTs 发表于 2024-1-29 23:58
我也觉得是因为这个但是就是没考虑明白为什么。

因为时钟馈通和电荷注入应该能靠后面用来抵消的dummy去 ...

隔壁高速？你不会真的是成都HW的吧。。。。。

[求助] 做出的Track&Hold低频幅度小于高频幅度是为什么？