K库准确度求助

chen_or_KKK

我是K库的初学者，目前在TSMC65下面进行re-K的流程，使用的工具是 Liberate。我的做法是这样的：1. 读取 TSMC65 的现有库，用 Liberate 创建 template
2. 读取 cell 的 lpe_spice 以及 spice model

我没有修改别的参数。 目前的结果是，rek的库 timing数据的误差较小，平均能在5%以内，但是power和leakage的误差较大。我想校准这个 power 数据，请各位大佬指点一二
[img]blob:https://bbs.eetop.cn/1d5b3685-af14-443c-add1-1712560dea74[/img]

kk2009

同感兴趣~~

chen_or_KKK

顶顶，我用 liberate 产生的仿真脚本自己跑了一下leakage，用 -VDD*IDD的公式算了算，和标准库里的数据确实就是有个30%左右的误差

carter_jim

power和leakage取决于驱动

chen_or_KKK

carter_jim 发表于 2024-1-25 18:00
power和leakage取决于驱动

你好！我是用的 input slew 和 load 都是从原始库里摘出来的，这样可以认为是驱动一致了吧？

carter_jim

chen_or_KKK 发表于 2024-1-26 12:49
你好！我是用的 input slew 和 load 都是从原始库里摘出来的，这样可以认为是驱动一致了吧？ ...

我认为可以的，但是re-K 仍然做不到和 原始lib数据完全一致，因为fab 做K库，不像re-K流程那么简单，fab会加margin的

memcad

没的准，你看T在TO时候本身就有提醒客户已知leakage power有非常大的波动。而且leakage跟环境相关，单模块的lpe spice LDO/WPE效应不准。毛估，参考以前产品的结果。

mmm906

请问楼主：liberate K库时template中的timing arc都是如何确定的，还是使用自动寻arc功能？像SDM ADC这种数模混合型的电路有抽过lib嘛？

大龄文艺男青年

mmm906 发表于 2024-2-25 16:44
请问楼主：liberate K库时template中的timing arc都是如何确定的，还是使用自动寻arc功能？像SDM ADC这种数 ...

analog ip这些是要工具设计手工定义timing arc

Li-iii

我也是用的T65工艺， 不过用的软件是siliconsmart的 ，目前也在学习Re-k 这部分内容