在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1082|回复: 2

[求助] 关于flip chip封装的几种bump该怎么选择?

[复制链接]
发表于 2024-1-24 14:52:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如图,求教这五种bump有什么不同,各自的应用场景是啥?我该怎么选择

                               
登录/注册后可看大图

发表于 2024-1-25 10:59:14 | 显示全部楼层
网上搜的,不知道能否帮助到你,我之前做的多的是WB封装,FC的我们用的铜柱的bump
WLCSP封装技术
 晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging,简称WLCSP),即晶圆级芯片封装方式,不同于传统的芯片封装方式(先切割再封测,而封装后至少增加原芯片20%的体积),此种最新技术是先在整片晶圆上进行薄膜沉积,黄光和电化学沉积等制程封装和测试,再切割成尺寸与裸片完全一致的芯片成品,不需经过打线和填胶程序,封装后的芯片尺寸和裸芯片几乎一致。达到了小型化的极限(封装效率接近100%),符合消费类电子产品轻、小、短、薄化的市场趋势,并具有密度大、低感应、低成本、散热能力佳等优点。其封装成本的优势随着晶圆尺寸的增大和芯片尺寸的减小而更加明显。
Cupillar封装技术
铜凸块制程即wafer从晶圆加工完成基体电路后,利用涂胶、黄光、电镀及蚀刻制程等制作技术通过在芯片表面制作铜锡凸点,提供了芯片之间、芯片和基板之间的“点连接”,由于避免了传统Wire Bonding 向四周辐射的金属“线连接”,减小了芯片面积(封装效率100%),此外凸块阵列在芯片表面,引脚密度可以做得很高,便于满足芯片性能提升的需求,并具有较佳抗电迁移和导热能力以及高密度、低阻抗,低寄生电容、低电感,低能耗,低信噪比、低成本等优点。
 楼主| 发表于 2024-1-25 11:11:32 | 显示全部楼层


vansion 发表于 2024-1-25 10:59
网上搜的,不知道能否帮助到你,我之前做的多的是WB封装,FC的我们用的铜柱的bump
WLCSP封装技术
 晶圆片 ...


非常感谢您的回复,我这两天也查阅了很多网上的资料,现在我有一个新的疑问:

                               
登录/注册后可看大图

如图,红框里那句话的意思究竟是
1,如果用RDL,请采用WLCSP封装


2,如果用到了RDL,请参考WLCSP章节中提到的drc来过验证
这两者中的哪一个
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:39 , Processed in 0.020118 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表