设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 怎样用VerilogA实现DFE(判决反馈均衡)?
返回列表 发新帖
查看: 811|回复: 0

[求助] 怎样用VerilogA实现DFE(判决反馈均衡)?

[复制链接]
88王道
发表于 2024-1-23 16:32:44 | 显示全部楼层 |阅读模式
100资产
标题所示，最近在simulation HDMITX2.1 CTS，协议里面定义测试的时候要经过1-tap DFE（25mV）,求助哪位大神可以提供DFE的VerilogA实现代码，不胜感激~
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 17:58 , Processed in 0.012315 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表