设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析
返回列表 发新帖
查看: 830|回复: 4

[资料] 综合与时序分析

[复制链接]
Anturze
发表于 2024-1-16 11:35:33 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
综合与时序分析

eetop.cn_综合与时序分析的设计约束.zip

28.88 MB, 下载次数: 54 , 下载积分: 资产 -9 信元, 下载支出 9 信元
回复

举报

im.leo
发表于 2024-1-16 12:32:45 | 显示全部楼层
多谢分享 多谢分享 多谢分享
回复 支持 反对

举报

发表于 2024-1-16 14:19:21 | 显示全部楼层
这是一本书啊。。。记录一下
回复 支持 反对

举报

xuxms
发表于 2024-1-16 14:39:47 | 显示全部楼层
这个应该也有了吧
回复 支持 反对

举报

xdrxdr
发表于 2024-1-18 04:26:50 来自手机 | 显示全部楼层
Thank for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:22 , Processed in 0.019827 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表