cts中mux时钟切换怎么长tree

m643593

请教下大家，当mux比较多时该怎么长出合理的tree呢，即使时序可能没问题，但时钟树都被拖的很长，就比如，两路时钟没有时序检查，但通过mux最终会送到共同的reg，一个时钟的路径很长，导致另一路时序到这个sink也很长，balance之后，时钟就都被拖长了，这种情况可以怎么引导工具去长tree呢，求大神指导

卷芯菜

菜鸟，分享下我的看法。
这些时钟一般是在rtl阶段就根据需要约束好的， sdc会自动的对时钟进行同步处理或者异步处理。
像是同步时钟，或者是经过mux选择的时钟（互斥），通常在sdc里面会设在同一个clock group里面,那工具不会对这两个tree进行balance, 那这两路时钟长度是不会相互印象的，除非是他们前面共用的源时钟被垫长了。 那这种情况可能是前面时钟相关的group 设的不合理， 如果合理的化，那就没办法，就该长点

m643593

卷芯菜 发表于 2024-1-15 11:44
菜鸟，分享下我的看法。
这些时钟一般是在rtl阶段就根据需要约束好的， sdc会自动的对时钟进行同步处理或者 ...

同异步时钟在sdc里已经定义了，我看了是mux切换两路时钟，但其中一路长的很长，然后另一路时钟就被拖长了，另一路时钟的其他reg又跟这个reg做balance就导致整体做长了

卷芯菜

m643593 发表于 2024-1-15 13:18
同异步时钟在sdc里已经定义了，我看了是mux切换两路时钟，但其中一路长的很长，然后另一路时钟就被拖长了 ...

垫长的部分是在mux前面还是后面？
如果是同步，两个clk在同一个group里面，那应该不是相互影响的。
你可以尝试把你认为不该做长的那些sink点抓出来，设ignore pin,再跑一次，观察tree的变化。

m643593

顶一手

handsomeli

不想被迫做长的一路clk可以把mux挂的sink 全部ignore （ignore这路clk），不让这路clk其他reg跟这些sink点balance就行了，不过前提是timing不能worse太多

m643593

handsomeli 发表于 2024-1-30 09:43
不想被迫做长的一路clk可以把mux挂的sink 全部ignore （ignore这路clk），不让这路clk其他reg跟这些sink点b ...

最长的一路cluster的时候就很长，有2ns，路径上有不少mux和组合逻辑做时钟切换，cluster的时候感觉cell摆放就不太好，存在绕圈的情况