在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 781|回复: 4

[求助] 求书

[复制链接]
发表于 2024-1-11 15:22:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Design Challenges in High-Voltage ICs
Parasitic MOS and Bipolar Transistors in CMOS ICs
大家有这两本书吗

发表于 2024-1-11 16:26:57 | 显示全部楼层
这两篇是书里的文章:
Design Challenges in High-Voltage ICs是Parasitic Substrate Coupling in High Voltage Integrated Circuits的pp 11–39
Parasitic MOS and Bipolar Transistors in CMOS ICs是How Transistor Area Shrank by 1 Million Fold的pp 67–72
How Transistor Area Shrank by 1 Million Fold.pdf (14.63 MB, 下载次数: 27 )
Parasitic Substrate Coupling in High Voltage Integrated Circuits.pdf (7.87 MB, 下载次数: 30 )
 楼主| 发表于 2024-1-11 18:57:57 | 显示全部楼层


Twonej 发表于 2024-1-11 16:26
这两篇是书里的文章:
Design Challenges in High-Voltage ICs是Parasitic Substrate Coupling in High Vol ...


非常感谢
发表于 2024-1-12 09:03:51 | 显示全部楼层
谢谢一楼大哥
发表于 2024-1-13 00:15:05 | 显示全部楼层


Twonej 发表于 2024-1-11 16:26
这两篇是书里的文章:
Design Challenges in High-Voltage ICs是Parasitic Substrate Coupling in High Vol ...


多谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 21:25 , Processed in 0.018949 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表