SRAM内部电路定制，后端EDA求助

Sarahlln

有没有一款EDA工具，是能调用定制的bitcell、灵敏放大器等电路单元，根据容量需求，自动布局版图的呢？

感觉定制的SRAM，如果容量大一点，完全无法靠模拟版图的方法进行布局连线，但是其他标准SRAM库配套的compiler也不能适用，而且compiler是类似筛选，出来的都是完整的版图和仿真信息（基本上是设计公司提前做好，放进来筛选的）。
所以想问一下，做过定制的大佬们，是不是行业内有这样的EDA工具呢？

xduic

你说的自动生成版图，不就是memory complier吗？还是你只想要单独的模块？

Sarahlln

xduic 发表于 2024-1-10 18:00
你说的自动生成版图，不就是memory complier吗？还是你只想要单独的模块？

谢谢您的回复~我们现在的memory compiler，只是针对购买的SRAM单元和外围电路那一整套标准库适用。一旦我们改动某部分电路，如把bitcell改成自己做的bitcell1,怎么让compiler调用bitcell1来生成所需的阵列容量呢？
或者是我们手里的compiler有问题？正常的compiler可以实现自定义更改子单元？

xduic

Sarahlln 发表于 2024-1-11 16:48
谢谢您的回复~我们现在的memory compiler，只是针对购买的SRAM单元和外围电路那一整套标准库适用。一旦我 ...

估计你是做存内计算，想自己重新设计6T-SRAM单元是吧。这个需要提前跟代工厂沟通，经过他们评定后才可以的。因为SRAM用的是compact rule而不是logic rule，你自己拆解版图几乎是不可能的。工艺库的datasheet中会详细说明sram部分的设计，你可以仔细看一下。

Sarahlln

xduic 发表于 2024-1-11 20:53
估计你是做存内计算，想自己重新设计6T-SRAM单元是吧。这个需要提前跟代工厂沟通，经过他们评定后才可以 ...

好的感谢！