在存储器构建中，什么时候使用寄存器，什么时候使用SRAM

xujieming

问题如标题所示：
今天在做RAM的时候，突然想起来是用reg好还是用sram好。于是用Memory Compiler生成了一个SRAM，然后用Reg搭了一个RAM模型，综合之后发现就算在容量为100bit以下还是sram面积更小，不知道各位大佬有什么看法？

西西在冰城

控制信号用reg，
数据用ram
我有限的经验

xujieming

西西在冰城 发表于 2024-1-9 17:41
控制信号用reg，
数据用ram
我有限的经验

是这样没错，但是我的意思是什么时候用reg去搭建一个ram，什么时候用sram去搭建一个ram

西西在冰城

xujieming 发表于 2024-1-9 17:44
是这样没错，但是我的意思是什么时候用reg去搭建一个ram，什么时候用sram去搭建一个ram
...

但是在实现的时候 sram是一个ip啊……


我感觉要看后端的评估吧 ……

比如我FPGA中，我本身不关注ram的实现方式，但是资源不平衡的时候 ，我会选择用分布式的还是block的


https://bbs.eetop.cn/thread-467274-2-1.html
可以参考一下


另问，你对比了面积，那从应用上呢？毕竟PPA 不能只考虑面积

xujieming

西西在冰城 发表于 2024-1-9 17:49
但是在实现的时候 sram是一个ip啊……

确实SRAM在使用的时候是一个IP，而且在FPGA中，因为FPGA芯片中已经做好了BRAM，一般只需要考虑资源量和大小是否合适，就可以使用了

在IC设计中，我目前在考虑的是在相同容量的情况下，是使用寄存器面积小还是使用SRAM的面积小，因为这关系到芯片的大小问题（暂时不考虑功耗等其他因素）

就比如说：我用verilog写了一个32*32的ram，用的是寄存器矩阵，在55nm工艺下综合出来的面积是9213um^2，而在相同工艺下用Memory Compiler生成出来的sram面积为5514um^2，这与别人说的4k以下用寄存器的结果相反，所以就有这样的疑问。

西西在冰城

xujieming 发表于 2024-1-9 18:34
确实SRAM在使用的时候是一个IP，而且在FPGA中，因为FPGA芯片中已经做好了BRAM，一般只需要考虑资源量和大 ...

我目前觉得1）抛开ppa考虑这个问题没有意义 2）我认为design并不主要考虑这个  如果你非要问，我觉得有点钻牛角尖……



等一个大佬来解答吧


另我也有疑问  
       1）一个设计肯定不只是mem和reg，在多种logic的参与下，抠这点面积影响很大吗？
       2）一般寄存器基于bus，sram基于访问端口，大的mem应用对读写速度有要求，甚至要求可以brust之类的，reg or mem在访问效率上的差别，是否是一个考虑因素呢
       3） 其实我觉得你问的这个问题是属于impl了，那sram和reg在实现上，是不是还有一些外围电路的差别？


另另
你要是真的很抠这个面积，那你两种都评估一下，哪个面积小就选哪个，毕竟你的问题只是“单考虑面积的情况下什么时候选reg什么时候选sram”