在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6155|回复: 87

[资料] 《AMD FPGA设计优化宝典:面向VivadoVHDL (高亚军)》2023年新书 pdf

[复制链接]
发表于 2024-1-7 13:15:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本书以Xilinx公司(目前已被AMD公司收购)的7系列FPGA、 UltraScale/UltraScale+FPGA和Versal ACAP内部架构为基础,介绍与 之匹配的RTL代码的风格(采用VHDL语言)和基于Vivado的设计分析方 法。全书共10章,包括时钟网络、组合逻辑、触发器、移位寄存器、 存储器、乘加运算单元和状态机的代码风格和优化方法,也包含扇出 和布线拥塞的优化方法。 本书可供电子工程领域的本科生和研究生学习参考,也可供FPGA 工程师和自学者参考使用。

出版社:电子工业出版社
页:715
ISBN 10:
7121450984
ISBN 13:
9787121450983

AMD FPGA设计优化宝典:面向VivadoVHDL (高亚军).part1.rar

32 MB, 下载次数: 457 , 下载积分: 资产 -9 信元, 下载支出 9 信元

AMD FPGA设计优化宝典:面向VivadoVHDL (高亚军).part2.rar

5.05 MB, 下载次数: 415 , 下载积分: 资产 -3 信元, 下载支出 3 信元

发表于 2024-1-7 16:40:49 | 显示全部楼层
多谢分享。。
发表于 2024-1-8 02:47:12 | 显示全部楼层
Thanks for sharing
发表于 2024-1-8 03:49:30 | 显示全部楼层
Thanks
发表于 2024-1-8 07:58:34 | 显示全部楼层
谢谢分享
发表于 2024-1-8 08:01:40 | 显示全部楼层
感谢楼主分享
发表于 2024-1-8 08:21:33 | 显示全部楼层
谢谢
发表于 2024-1-8 09:15:19 | 显示全部楼层
谢谢分享
发表于 2024-1-8 09:34:36 | 显示全部楼层
thanks for sharing
发表于 2024-1-8 09:50:37 | 显示全部楼层
多谢分享         
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 06:28 , Processed in 0.021274 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表