在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 567|回复: 3

[求助] 请教一下各位大佬 crtmom 电容DRC报错问题?

[复制链接]
发表于 2024-1-2 16:31:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 知芯 于 2024-1-2 16:34 编辑

t40工艺,这个crtmom电容我从器件库中调出来跑DRC就出现了图一的问题,通过查阅报错描述大概意思是阱点位的错吗?


目前我处理的过程是:在不打散器件的情况下在M1金属区域补上一层OD,但是出现的问题就是就是图二错误


然后对器件打散后(不太理解SR_DPO.S.19 )
如果PO包裹住OD-M1-CO那就是出现图三的错;
如果PO不包裹住OD-M1-CO那就是出现图四的错


图一

图一

图二

图二

图三

图三

图四

图四
发表于 2024-1-2 17:58:38 | 显示全部楼层
在Device外面画TAP,哪有直接借用Device里面的Metal的。你这画法,也是第一次见到
 楼主| 发表于 2024-1-3 09:32:24 | 显示全部楼层


Promise_cc 发表于 2024-1-2 17:58
在Device外面画TAP,哪有直接借用Device里面的Metal的。你这画法,也是第一次见到 ...


好的 谢谢! 具体情况 我也不太明白,在这种电容库里,我看了一下只要涉及了PO_dummy1层就会出现这个阱点位的错,通过打散去除PO_dummy1就不报错,但器件就不能识别了。
 楼主| 发表于 2024-1-3 17:14:32 | 显示全部楼层
顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-28 07:11 , Processed in 0.022034 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表