[求助] 关于一些SNPS_CLOCK_GATE_HIGH问题

发表于 2023-12-20 15:44:59 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

DC工具低功耗优化时在一些reg前插了一些SNPS_CLOCK_GATE_HIGH的clock gating，但是这些clockgating的TE端是在外面一层tie为0的，而不是直接在cell上tie为0

在做DFT时导致工具无法自动接管这个clock gating的TE端，导致跑ATPG时后续电路没有时钟，请问该如何解决这个问题呢？（没有办法一个个加dft控制信号，工作量太大l）

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-5-19 23:39 , Processed in 0.040394 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /2