在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 858|回复: 6

[讨论] 数字逻辑单元设计

[复制链接]
发表于 2023-12-19 15:08:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大佬们关于数字逻辑单元的延时,上升时间等等与栅长L,宽度W有什么关系?有相关理论推导过程嘛?或者相关书籍
 楼主| 发表于 2023-12-19 15:09:13 | 显示全部楼层
自己顶一顶,求大佬看见以及分享相关资料或见解
 楼主| 发表于 2023-12-19 15:23:40 | 显示全部楼层
就是比如设计个反相器来推导延时时间,上升时间,下降时间与栅长L与栅宽W之间的关系
发表于 2023-12-19 15:32:55 | 显示全部楼层
面积大 Cgg 大,延迟大?
发表于 2023-12-19 16:25:28 | 显示全部楼层
Baker的书上有说,可以论坛搜一下资源
发表于 2023-12-19 17:59:22 | 显示全部楼层
插个眼蹲资料
发表于 2023-12-22 10:16:13 | 显示全部楼层
Cmos logic circuit design
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 16:02 , Processed in 0.019781 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表