在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 367|回复: 5

[求助] DCDC开关电源两相不交叠时钟坠降问题

[复制链接]
发表于 2023-12-13 14:52:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人新手在进行DCDC开关电源的设计,0/1信号通过两相不交叠模块(死区时间控制)-以及两条四级反相器驱动链对PMOS功率管和NMOS功率管进行驱动。前仿真时死区时间控制输入并未出现坠降现象。后仿真时死区时间控制输入端出现0/1信号先上升4V 后下降至3V再回到4V的现象,加入反相器整形出来的波形前后也一样。检查了寄生参数,与其他阶跃信号间并没有耦合电容,仅对地有fF级别电容。考虑是不是功率级输出带来的影响,但是貌似在其变化前已经出现了下降现象,不知道有没有人遇到过相似的问题
Q1NBB为SR锁存器输出信号,经过一个反相器驱动一个常开开关(等效为反相器驱动一个低通滤波结构的电路)得到了Q1BB,Q1BB经过两级反相器整形得到Q1FINBB(死区时间控制输入),VLX1BB为功率级输出节点,VBUCK_PBB为PMOS管驱动信号,VBUCK_NBB为NMOS管驱动信号,其应该为两相不交叠信号

波形图

波形图
 楼主| 发表于 2023-12-13 23:05:41 | 显示全部楼层
顶一下
 楼主| 发表于 2023-12-14 16:07:43 | 显示全部楼层
顶一下
 楼主| 发表于 2023-12-17 13:43:57 | 显示全部楼层
顶一下
 楼主| 发表于 2023-12-18 12:20:05 | 显示全部楼层
顶一下
 楼主| 发表于 2023-12-20 16:53:12 | 显示全部楼层
顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 21:55 , Processed in 0.022509 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表