新人做数字后端，vdd、vss分别为0v、1.8v，当在cadence中仿真出现1.4v，请问正常吗？

modoalos · 发表于 2023-12-12 17:41:34

您需要登录才可以下载或查看，没有账号？注册

x

新人刚接触后端，版图lvs，drc，后仿都过了，学长直接用数字版图提取了网表和模拟部分一起跑，有些地方电压变成1.4v，请问这种情况可能是什么原因导致的？

jinfeier · 发表于 2023-12-15 10:02:20

数模混仿后VDD变成1.4V？这个VDD是从LDO出来的吗

modoalos · 发表于 2023-12-15 10:51:12

jinfeier 发表于 2023-12-15 10:02
数模混仿后VDD变成1.4V？这个VDD是从LDO出来的吗

不是vdd，是数字版图里的一些信号，已经解决了，这些信号本来就是1.4v

[求助] 新人做数字后端，vdd、vss分别为0v、1.8v，当在cadence中仿真出现1.4v，请问正常吗？