max trans如何让工具自己修？

知北游W

innovus在绕线完有很多trans vio，已经做过多轮opt了，就是修不下来，而且有很多clk的违例。报告如下

report

有几个问题想请教一下大佬们：

1.设计是bist加flash，不care面积，density只有5%左右，但是绕线资源不多，M3 M4做power stripe，opt中打开了fix fanout，cts中用的是X4 X6 X8 X10的buffer，想问下为什么工具自己就是修不下来，是约束太紧了？还是有什么针对drv优化的option我没给上？


2.为什么会有这么多clk pin的slack，该从哪个方面去debug？
3. 如何看有trans vio的整条path？ report-constraint的报告上的只有cell pin，然后通过report timing -through cell_pin出来的报告发现path上的这个pin并没有trans vio，可能是因为report timing出来的只是经过这个pin 且timing最差的一条path，而不是经过这个pin且trans最差的一条path。所以什么命令能让我报出能够查看上下级有trans vio的整条path？

king-wa

1.应该是CTS 没有做好，建议重新做一下clock tree 2.可以打开GUI看一下这种VIO pin 的fanout

lixuhui112

transition 的违例一般是受输出单元的驱动能力、输入单元的负载电容以及互连线长度3种情况导致的，修的时候一般是先将报违例的cell pin的前一级对应输出的cell找出，如果驱动小就换大一点驱动，如果net 长就在net 中间插buffer打断,如果fanout 数量多就解fanout，像你这个大量的时钟上max_transition 违例，长tree 的cell 设置可能有问题，比如 cell,cts  net最大长度，以及fanout 等

ywwuyifan

clock path有transition问题，postRoute只能用ccopt_pro修，而且你要确保所有ccopt设定正确
或者就是在长tree的时候多卡一些transition

如果cts之后一直用saveDesign，restoreDesign做的话，optDesign -postRoute会自己帮你修clock drv