设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard for SystemVerilog-Unified Hardware Des ...
返回列表 发新帖
查看: 1046|回复: 7

[资料] IEEE Standard for SystemVerilog-Unified Hardware Design

[复制链接]
邝卓宇
发表于 2023-12-6 15:39:21 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
System Verilog Language Reference Manual.pdf (6.66 MB, 下载次数: 40 )

图片1.png
回复

举报

邝卓宇
 楼主| 发表于 2023-12-6 15:41:32 | 显示全部楼层
图片2.png 图片3.png
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

dcircuit
发表于 2023-12-6 19:01:39 | 显示全部楼层
thanks
回复 支持 反对

举报

platum66
发表于 2023-12-9 21:25:58 | 显示全部楼层
标准，看一看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

omnik
发表于 2023-12-12 08:44:38 | 显示全部楼层
goooooooooood
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

infortrans
发表于 2023-12-12 09:09:39 | 显示全部楼层
SystemVerilog 1800-2012
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Nick95
发表于 2023-12-12 10:54:19 | 显示全部楼层
goooooooooood！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

rocsman
发表于 2023-12-12 23:34:35 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 15:59 , Processed in 0.028317 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表