在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1640|回复: 7

[资料] IEEE Standard for SystemVerilog-Unified Hardware Design

[复制链接]
发表于 2023-12-6 15:39:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
System Verilog Language Reference Manual.pdf (6.66 MB , 下载次数: 40 )

图片1.png
 楼主| 发表于 2023-12-6 15:41:32 | 显示全部楼层
图片2.png 图片3.png
回复 支持 反对

使用道具 举报

发表于 2023-12-6 19:01:39 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2023-12-9 21:25:58 | 显示全部楼层
标准,看一看
回复 支持 反对

使用道具 举报

发表于 2023-12-12 08:44:38 | 显示全部楼层
goooooooooood
回复 支持 反对

使用道具 举报

发表于 2023-12-12 09:09:39 | 显示全部楼层
SystemVerilog 1800-2012
回复 支持 反对

使用道具 举报

发表于 2023-12-12 10:54:19 | 显示全部楼层
goooooooooood!
回复 支持 反对

使用道具 举报

发表于 2023-12-12 23:34:35 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 23:26 , Processed in 0.022646 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表