关于ADC流片后THD测试问题

jcxwzy

   

hebut_wolf 发表于 2023-12-6 16:05
楼主，你的thd跟采样频率和电源电压相关，让人不得不怀疑setup。请问你是DT的结构吗？ input buffer是片内 ...

是DT结构，input buffer是在片内的，这个input buffer并没有进行特殊设计，就是带chopper的class AB buffer

jcxwzy

   

serdesfans 发表于 2023-12-6 22:01
‘这些差异在仿真中是体现不出来的’ ， 仿真bench合理性及完整性是否能确保，加上楼上几位说的PVT, Monte- ...

bench仅通过设置VDD参数就可以验证VDD对SNR/THD的影响，PVT也是跑了的，不过MC没有跑，主要这个MC该怎么跑还是个问题，是SDM整个顶层跑MC不？这个跑16384个点在20MHz采样率情况下需要819.2us，大约要4小时，MC跑100个点就400小时进去了，这个也不方便debug；

esbwong

   

jcxwzy 发表于 2023-12-6 14:37
你好，这个insufficient settling是指啥的？

最低 supply
最低 block bias current
SS 125C

如果片上无法调整bias current那么可能不得不想想fib

jcxwzy

   

esbwong 发表于 2023-12-8 11:12
最低 supply
最低 block bias current
SS 125C

明白，这个bias current是可以调节的

esbwong

查看DUT total IQ, 看看是否和低THD有关
调整on die bias current可不可以fix低THD

cfj609

谢谢分享，很好

jcxwzy

   

esbwong 发表于 2023-12-8 13:51
查看DUT total IQ, 看看是否和低THD有关
调整on die bias current可不可以fix低THD

好的，明白，我来试一下