在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 802|回复: 0

[求助] 关于pipeline ADC有一个问题想不明白,求救

[复制链接]
发表于 2023-11-28 17:07:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
    在pipelined ADC的数字冗余位校正方法中比较器存在失调会造成误码。以2bit/位的子ADC为例,正的失调需要在数字结果中+1,而负的失调需要在数字结果中-1。为了避免判断会调整比较器判决电平,将判决电平增加1/4Vref,这样就可以避免判决而只需要在数字结果中做加法运算就可以了。

    我怎么想都不明白这里为什么判决电平增加1/4Vref以后整体余量曲线右移就可以不再做判决了。。。右移以后我看余量曲线如果有负的失调不是依然还是会存在小于-1/2Vref的情况吗?这样不是依然要判决吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 07:06 , Processed in 0.012580 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表