在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 340|回复: 0

[原创] 高速DDRx总线系统设计基础知识(7)

[复制链接]
发表于 2023-11-22 21:01:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
2.4 高速DDRx总线仿真方法
介绍高速DDRx总线仿真方法之前,首先要明确仿真的目的。根据仿真开展的时间节点可以分为前仿真和后仿真。顾名思义,前仿真是指在实际设计之前进行的方案评估仿真,通过前仿真一方面可以判断方案的可行性,另一方面也可以通过仿真进行设计约束,保证设计性能最优;而后仿真是指在实际设计完成后进行的性能评估仿真,通过后仿真结果与信号指标对比,判断设计是否能够满足规范要求,不满足的情况下,也可以通过仿真结果初步判断影响因素,有针对性的进行设计优化,直至仿真结果满足规范要求。而仿真设置也可以作为测试参数设置的依据。
(1)对于DDRx总线来讲,判断指标有三个方面:
第一,波形质量。
该部分我们比较关注一个指标为电平是否满足要求。通过VINH(AC)、VINL(AC)、VINH(DC)、VINH(DC)、VREF(DC)来判断电平是否满足规范要求。另外,波形的overshoot,也可以判断信号通路阻抗的匹配情况,如果overshoot可以通过改变拓扑结构、调整主通道和分支通道阻抗(主要针对Fly-by结构)、调整ODT或改变驱动能力等方式选择最佳仿真配置。如果仿真使用的时非理想电源地,也可以查看电源噪声大小,判断电源设计是否可以进一步优化。
第二,眼图质量。
DDR4开始对于数据信号提出了眼图模版eye mask的概念。在指定的误码率下,仿真获取的眼图与眼图模版进行对比,没有信号进入eye mask,即眼宽TdIVW_total、眼高VdIVW_total 满足要求,则表示信号的质量和时序满足要求。DDR4开始有眼图模版要求,其2133速率下,眼宽要求0.2UI,眼高要求136mV。
另外,通过眼图也可以判断信号设计优劣,一般我们认为眼睛大,腰细(交叉点细),则信号质量较好。否则,说明设计中引入了比较大的噪声、抖动。
第三,时序。
对于时序,我们最关注的时接收端建立保持时间裕量即前面介绍的Tsetup_margin和Thold_margin,在数据手册中表示为tDS_margin、tDH_margin。一般仿真软件会根据仿真测得的接收端的有效时序窗口和仿真前的时序相关参数设置,根据内置计算公式,得到建立保持时间裕量。
对于写周期,需要设置的时序参数:
a. 发送端数据信号相对选通信号有效建立时间窗口min_transmit_setup,相当于前面推导公式中的Tvb
b. 发送端数据信号相对选通信号有效保持时间窗口min_transmit_hold,相当于前面推导公式中的Tva
c. 接收端最小建立时间min_receive_setup,相当于前面推导公式中的Tsetup
d. 接收端最小保持时间min_receive_hold,相当于前面推导公式中的Thold
对于读周期,需要设置的时序参数
a. 接收端最小建立保持时间min_receive_setup和min_receive_hold
b. 发送端(内存芯片)数据信号落后于选通信号发出的最大偏移时间
c. 发送端(内存芯片)数据信号提前于选通信号发出的最大偏移时间
d. 接收端(内存控制器)允许数据信号落后于选通信号发出的最大偏移时间
e. 接收端(内存控制器)允许数据信号提前于选通信号发出的最大偏移时间
(2)高速DDRx总线仿真方法
有比较多的仿真软件支持高速DDRX总线仿真,例如system SI(内部含有DDR BUS仿真模版,可以直接调用)、ADS(内含DDR bus 仿真器可直接调用)。SYStemSI仿真比较慢,因此主要关注数据、选通、时钟的仿真比较多一些。
a. system SI仿真步骤
1)直接调用DDR BUS仿真模版如下图
2)分配模型
对controller和mem分配IBIS模型,如果有封装和die的模型参数,也可以在该页进行设置
对于PCB部分的模型,可以双击PCB,在弹出的界面中直接调用POWERSI工具,进行设置,仿真获得S参数后,将S参数模型调入即可。
VRM模型,可以直接在demo模型的基础上根据实际电压修改
Tem模型为末端端接电阻,也可以根据实际情况再demo排组基础上修改
3)设置连接关系
双击PCB与各个部分之间的conn,设置对应port连接
4)编辑BUS模型
在打开的IBIS模型的BUS Defination页面定义有时序要求的BUS GROUP,跟互连设计中的等长组类似。一般需要设置DQ和DQS;clk和地址/控制/命令;时钟和DQS;
5)时序参数设置
如果需要跑时序,时序的设置参见(1)中时序部分,读写操作时,时序参数设置部分。
6)仿真参数设置
数据类型、数据传输方向、仿真BUS GROUP(注意驱动端驱动能力和接收端ODT选择)、数据速率、码型位数等
b. ADS仿真步骤
ADS仿真与system SI类似,建立拓扑,分配模型,仿真控件的设置,输出仿真结果。ADS仿真结果可以直接调入眼图模版,对比更加直观。
ADS仿真可以不基于实际的设计文件,因此对于做前仿真是比较方便的。

备注:部分图片鉴于文章大小限制未上传,如若影响理解,可以查看微信公众号crystalBai

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 02:38 , Processed in 0.015745 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表