大佬们，为什么闭环运放一加电阻仿真就乱套了

li0529 · 发表于 2023-11-19 15:54:13

您需要登录才可以下载或查看，没有账号？注册

x

小弟在做最简单的二级单端输出运放，在连接单位负反馈时正常输出，如下面而图所示

但是！！！一旦加了电阻构成比例电路就变成这样了

还有其他运放的各种连接方法，都没有达到预期结果，单位负反馈下相位裕度为60°
求助大佬们为何如此！

YyuanRTs · 发表于 2023-11-19 16:35:19

因为1M的电阻会和你的gate形成一个很大的极点，影响稳定性

ztstg2018 · 发表于 2023-11-19 16:43:04

本帖最后由 ztstg2018 于 2023-11-19 16:45 编辑

你这样接，VOUT/VIN=2，你没看看你的输入直流电平都是0.9V了，能不饱和吗？？

li0529 · 发表于 2023-11-19 16:45:54

ztstg2018 发表于 2023-11-19 16:43
你这样接，VOUT/VIN增益是2，你没看看你的输入直流电平都是0.9V了，放到2倍呢？能不饱和吗？？ ...

我敲，我以为放大只放大小信号，还给了个他共模电平，那意思是运放运用的时候不用管共模了吗

li0529 · 发表于 2023-11-19 16:54:24

ztstg2018 发表于 2023-11-19 16:43
你这样接，VOUT/VIN=2，你没看看你的输入直流电平都是0.9V了，能不饱和吗？？ ...

还真是老哥，直流小了以后就可以了，但是输出放大后怎么有这么多毛刺

ztstg2018 · 发表于 2023-11-19 17:02:43

li0529 发表于 2023-11-19 16:54
还真是老哥，直流小了以后就可以了，但是输出放大后怎么有这么多毛刺

或者你把电源电压增大，不让输出饱和，还有你要放一下环路相位裕度，

li0529 · 发表于 2023-11-19 17:08:29

老哥，环路一般怎么仿真，用那个iprobe仿稳定性吗

li0529 · 发表于 2023-11-19 17:24:03

ztstg2018 发表于 2023-11-19 17:02
或者你把电源电压增大，不让输出饱和，还有你要放一下环路相位裕度，

老哥，环路一般怎么仿真，用那个iprobe仿稳定性吗

BJTUWKF · 发表于 2023-11-20 09:47:02

li0529 发表于 2023-11-19 17:24
老哥，环路一般怎么仿真，用那个iprobe仿稳定性吗

就iprobe放环路里

li0529 · 发表于 2023-11-20 09:50:52

BJTUWKF 发表于 2023-11-20 09:47
就iprobe放环路里

老哥，刚刚仿真完，加了电阻后环路确实不稳定了，这种情况一般怎么改善

[求助] 大佬们，为什么闭环运放一加电阻仿真就乱套了