带数字IO的模块提参后仿电压波形不正常

in_tears

  在跑带65nm工艺的带数字IO的提参后仿时，碰到输出信号电压不正常，如图所示。IO电源供电选用了PVDD1DGZ,PVDD2DGZ,PVSS3DGZ,PVDD2POC。给core的VDD激励电压是1.2V，按理输出信号电压应该是1.2V，但提参后仿的结果1.5us后电压才能达到1.2V，想问问可能是什么原因呢，比如电源供电不正常。