CY7C68000 实现的USB2UART 的netlist verilog

dodoee · 发表于 2023-11-14 13:04:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 dodoee 于 2023-11-14 19:11 编辑

登录/注册后可看大图

Malogic FPGA + CY7C68000 实现的USB2UART netlist，用户可以在此基础上再建立top 层，在UCF中定义自己的pin，再综合，也可以实现USB2UART 的功能, 仅限于Xilinx FPGA , 稍后会提供通用的netlist.v 。

链接：https://pan.baidu.com/s/1T0eOTcukOgpl14w5ubzpKA?pwd=ly01
提取码：ly01

看视频

https://www.bilibili.com/video/BV1RB4y1d7Rn/?spm_id_from=333.999.0.0

dodoee · 发表于 2023-11-14 13:06:38

接口还是UTMI 接口的，需要CY7C68000 USB PHY ,或者其他的UTMI 接口的PHY.

ustszl · 发表于 2023-11-14 14:42:49

谢谢分享，请问一下，utmi的时钟应该是phy给到fpga的，怎么网表里的utmi_clk是输出的？

dodoee · 发表于 2023-11-14 15:46:25

本帖最后由 dodoee 于 2023-11-14 19:10 编辑

https://www.bilibili.com/video/B ... id_from=333.999.0.0 看视频

[原创] CY7C68000 实现的USB2UART 的netlist verilog

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2