设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 只是保存资料
12345
返回列表 发新帖
楼主: gratwo

[原创] 只是保存资料

[复制链接]
gratwo
 楼主| 发表于 2024-6-5 09:22:12 | 显示全部楼层
cadence 一些常用仿真 功能

eetop.cn_基于Cadence的IC设计.pdf

4.97 MB, 下载次数: 0 , 下载积分: 资产 -3 信元, 下载支出 3 信元
回复 支持 反对

举报

gratwo
 楼主| 发表于 2024-7-22 13:10:51 | 显示全部楼层
本帖最后由 gratwo 于 2024-7-22 13:13 编辑

占位
回复 支持 反对

举报

gratwo
 楼主| 发表于 2024-8-6 18:44:45 | 显示全部楼层
Source-side_engineering_to_increase_holding_voltage_of_LDMOS_in_a_0.5-m_16-V_BCD_technology_to_avoid_latch-up_failure

Sub-micron chip ESD protection schemes which avoid avalanching junctions.pdf

652.37 KB, 下载次数: 0 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Source-side_engineering_to_increase_holding_voltage_of_LDMOS_in_a_0.5-m_16-V_BCD.pdf

8.2 MB, 下载次数: 0 , 下载积分: 资产 -4 信元, 下载支出 4 信元
回复 支持 反对

举报

binnq
发表于 2024-8-7 09:34:03 | 显示全部楼层
感谢
回复 支持 反对

举报

12345
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-22 11:31 , Processed in 0.018867 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表