在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 399|回复: 0

[求助] offset与walk error问题

[复制链接]
发表于 2023-11-6 22:29:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,导师目前接了一个项目,对前端要求如下:
一个迟滞电压为5mV的外部迟滞连续时间比较器,延迟时间误差的差异不大于100ps,功耗300uW以下,offset不大于100uV;
一个增益为4,-3dB带宽为150MHz的低噪声带通滤波电压放大器,增益带宽随PVT波动不大于10%,rms不大于0.5mV;
整个前端需要降低walk error到100ps以内(不考虑比较器延迟时间差异);
以上均在UMC55工艺,1.2V电压下设计,单个器件最大宽度不大于22um,放大器后即接的比较器,比较器后负载电容估计为5fF
求各位大佬指教该如何入手

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 22:30 , Processed in 0.015404 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表