offset与walk error问题

惊尘绝世语

如题，导师目前接了一个项目，对前端要求如下：
一个迟滞电压为5mV的外部迟滞连续时间比较器，延迟时间误差的差异不大于100ps，功耗300uW以下，offset不大于100uV；
一个增益为4，-3dB带宽为150MHz的低噪声带通滤波电压放大器，增益带宽随PVT波动不大于10%，rms不大于0.5mV；
整个前端需要降低walk error到100ps以内(不考虑比较器延迟时间差异)；
以上均在UMC55工艺，1.2V电压下设计,单个器件最大宽度不大于22um，放大器后即接的比较器，比较器后负载电容估计为5fF
求各位大佬指教该如何入手