高压器件pl5iso_4t在lvs中出现报错问题

zhou. · 发表于 2023-11-6 10:42:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

根据电路图，在layout版图中，我将pl5iso_4t这三个器件合并在一起，并取消了他们各自的环，在他们的外层围了hvnw ring和最外层的hvpw ring。DRC验证没有问题，但是在lvs验证时报错了，一个是WARNING: Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
另一个是softchk datebase。请问是哪里出了问题吗
1.

2.

yixhishakai · 发表于 2023-11-6 11:20:55

最外围那ring接了吗？看着没有netname

zhou. · 发表于 2023-11-6 13:26:08

yixhishakai 发表于 2023-11-6 11:20
最外围那ring接了吗？看着没有netname

是接高电位吗

yixhishakai · 发表于 2023-11-6 13:34:45

zhou. 发表于 2023-11-6 13:26
是接高电位吗

四端器件应该可以不用外面的HVPW，你删掉看看有没有drc错

이지은 · 发表于 2023-11-6 16:34:02

不是该围isoring么

zhou. · 发表于 2023-11-6 17:54:47

yixhishakai 发表于 2023-11-6 13:34
四端器件应该可以不用外面的HVPW，你删掉看看有没有drc错

问题找到了，我没有围nwell ring就围了hvnw ring和hvpw ring

[原创] 高压器件pl5iso_4t在lvs中出现报错问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1