功率nmos管的源极和漏极接PAD（非VSS），nmos衬底接VSS的话，会报ESD.7g的drc错误

SXF_ · 发表于 2023-10-31 19:40:23

您需要登录才可以下载或查看，没有账号？注册

x

在绘制版图时，功率nmos管的源极和漏极接不同PAD（非VSS），nmos衬底接VSS的话，会报ESD.7g的drc错误，如何解决

谷谷谷夏 · 发表于 2023-11-30 10:58:25

你好最后怎么解决呢？我们也遇到了同样的问题，应该是功率PAD错判为信号PAD嘞，改DRC rule里面的define可以调，或者最后waive掉。而且我们有些部分会出现，有些又不出现，很奇怪

SXF_ · 发表于 2024-1-3 15:25:13

谷谷谷夏发表于 2023-11-30 10:58
你好最后怎么解决呢？我们也遇到了同样的问题，应该是功率PAD错判为信号PAD嘞，改DRC rule里面的define可以 ...

源漏栅极接了不同的PAD的原因，可以在其中一个PAD那接上个反向HIA diode试试

[求助] 功率nmos管的源极和漏极接PAD（非VSS），nmos衬底接VSS的话，会报ESD.7g的drc错误