fail safe IO

zero_0

请教一下各位模拟大佬，IO带fail safe和不带fail safe电路上的差别是什么？也就是fail safe是怎么实现的

andyfan

一般来说fail safe的就是带high voltage tolearance的，也就是下面nmos 用cascade，上面pmos，nwell不直接接电源，采用well bias电路，防止外面来的高压通过二极管倒灌。

zero_0

andyfan 发表于 2023-10-31 20:48
一般来说fail safe的就是带high voltage tolearance的，也就是下面nmos 用cascade，上面pmos，nwell不直接 ...

谢谢大佬，有一点不理解：芯片断电的情况下nwell的电来自哪里?
另外我看了t家的GPIO，它自称带fail-safe的单元也是只有VDD（pre-drive）和VDDPST (post-drive)，并没有其他电压

andyfan

zero_0 发表于 2023-11-1 10:19
谢谢大佬，有一点不理解：芯片断电的情况下nwell的电来自哪里?
另外我看了t家的GPIO，它自称带fail-safe ...

你既然能看到T的GPIO，找一个反下电路就知道了，就是通过外面输入的电压，做一个类似二极管连接连到NW上，让NW跟随外面的高压输入。这种连接有两个，一个接内部电源，一个接外部输入，这样哪个高就跟随哪个。

zero_0

andyfan 发表于 2023-11-1 15:15
你既然能看到T的GPIO，找一个反下电路就知道了，就是通过外面输入的电压，做一个类似二极管连接连到NW上 ...

抱歉，我没有完整的PDK, 看的是 .lib, 并没有gds.

想象不出来这个二极管的连接方式，难道是像图片这样？

andyfan

zero_0 发表于 2023-11-1 15:44
抱歉，我没有完整的PDK, 看的是 .lib, 并没有gds.

想象不出来这个二极管的连接方式，难道是像图片这样？ ...

两个蓝的，一个连IO的VDDPST，一个是外部输入，红的就是接到NWELL上的NODE

zero_0

andyfan 发表于 2023-11-1 16:20
两个蓝的，一个连IO的VDDPST，一个是外部输入，红的就是接到NWELL上的NODE

谢谢！

betins1204

谢谢大佬