使用深N肼的nmos遇到了ERC错误，请大佬们看看。

wwdw · 发表于 2023-10-31 14:35:51

XXHHJJ 发表于 2023-10-31 10:48
这报错指的是DNW外面的psub没有给电位吧，你得在DNW加一个P衬底给一个接地的，如果是小模块可以忽略，拼大 ...

大佬，你说的在DNW外加一个p衬底再给个电位我试了，直接给我报了psub的电压冲突

佳佳佳佳 · 发表于 2023-10-31 14:52:31

你调一个pdk的nmos看看有几个环

XXHHJJ · 发表于 2023-10-31 15:29:36

wwdw 发表于 2023-10-31 14:35
大佬，你说的在DNW外加一个p衬底再给个电位我试了，直接给我报了psub的电压冲突
...

你是不是把DNW中间nmos那块挖空了

wwdw · 发表于 2023-10-31 16:27:31

佳佳佳佳发表于 2023-10-31 14:52
你调一个pdk的nmos看看有几个环

大佬，我原理图上直接用的是深N肼的器件，然后版图是直接生成出来的

wwdw · 发表于 2023-10-31 16:32:48

XXHHJJ 发表于 2023-10-31 15:29
你是不是把DNW中间nmos那块挖空了

没有明白大佬说的什么意思

wwdw · 发表于 2023-10-31 16:36:11

全部的版图和layer都在这，请大佬看看是不是少画了那些layer

XXHHJJ · 发表于 2023-10-31 16:45:04

wwdw 发表于 2023-10-31 16:36

把dnw的layer设置成实心，然后只显示DNW看一下

wwdw · 发表于 2023-10-31 16:49:15

XXHHJJ 发表于 2023-10-31 16:45
把dnw的layer设置成实心，然后只显示DNW看一下

四周有一层DNW是为了过DRC画的

wangjizuijiu · 发表于 2023-10-31 17:13:46

你n管的b接在s端,那你的s接在地上了吗,或者打了地的pin了吗?

wwdw · 发表于 2023-10-31 17:15:24

wangjizuijiu 发表于 2023-10-31 17:13
你n管的b接在s端,那你的s接在地上了吗,或者打了地的pin了吗?

source和bulk是接输入信号vin

[求助] 使用深N肼的nmos遇到了ERC错误，请大佬们看看。