在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 976|回复: 4

[求助] 带通调制器设计问题,时间变长仿真结果变得不正常(有偿求助)

[复制链接]
发表于 2023-10-27 07:58:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
前仿真在616上做的,工艺角仿真也没问题
现在因为一些别的原因换了在618版本做,但是随着仿真时间变长就出现问题。楼主做的是离散型四阶四位量化的带通SDM,用的是LDI谐振器。
主要是咋换了版本,仿真结果咋还不一样了
蓝色和橙色线是两个谐振器的输出,时间长可以看到它的幅度开始变得萎靡不振,越来越只在小的范围内变,前半段是正常的。正常情况下不应该萎靡不振
救救孩子,毕不了业了,可以有偿求指导
谐振器.png
输出.png
发表于 2023-10-27 10:30:13 | 显示全部楼层
系统建模结果出现这种情况了么
 楼主| 发表于 2023-10-27 11:02:01 | 显示全部楼层


zjjszt 发表于 2023-10-27 10:30
系统建模结果出现这种情况了么


系统级的建模是没有问题的,现在我查看每个节点输出,发现第二级的谐振器输出会逐渐变得不再差分,但是它的输入端也就是第一级谐振器的输出看起来还是差分的,有差可能是1-2mV这样。如果按道理叠加下去要出问题应该出大问题,但是奇怪的就是第一级的输出会差不多一直保持差分,第二级输出变得不再差分而且稳定在那个不差分的结果下
发表于 2023-10-27 16:45:51 | 显示全部楼层


钮祜禄寇 发表于 2023-10-27 11:02
系统级的建模是没有问题的,现在我查看每个节点输出,发现第二级的谐振器输出会逐渐变得不再差分,但是它 ...


系统建模没问题那就是电路的问题了,检查一下各个线路,信号源有没有连错,或者换成理想元件试试
发表于 2023-10-27 16:47:18 | 显示全部楼层


钮祜禄寇 发表于 2023-10-27 11:02
系统级的建模是没有问题的,现在我查看每个节点输出,发现第二级的谐振器输出会逐渐变得不再差分,但是它 ...


之前616时间长会出现这种问题么,没有的话估计哪连错了

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:10 , Processed in 0.019179 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表