请教一下折叠共源共栅的单端输出级，加了一条支路使用两个MOS二极管的作用

gala8

从直流点来看，似乎钳位这两点电压，降低失配，使运放两端输入电压更准；
但是从增益的角度，这两个MOS二极管降低了输出阻抗，导致环路增益降低10dB,实际上没有这个电路，运放两端钳位更准。

另外，在输出端那个MOS二极管下面拉了一个PMOS，PMOS栅压由偏置电压提供，为1.2V左右，而输出A1点的共模电平为1.06V左右，也就是说，直流工作点正常后，这个PMOS是截至的。
所以很好奇，这路的作用。

castrader

提高大信号输出时的回归能力使用。

gala8

castrader 发表于 2023-10-16 13:28
提高大信号输出时的回归能力使用。

感谢。不知道我能否从这个角度理解你说的意思。

因为这一级是要给LDO的第一级，也就是说当LDO大负载时，A1点需要拉高，这是PMOS会打开拉电流，您的意思是会加快A1的回落是嘛？
不过这个回归能力在还是有点不理解，有必要针对这个能力做优化吗？与负载瞬态响应是一个意思吗？

RayMiin

Mark 蹲一个 学习一下

castrader

gala8 发表于 2023-10-16 14:52
感谢。不知道我能否从这个角度理解你说的意思。

因为这一级是要给LDO的第一级，也就是说当LDO大负载时， ...

是这样的了。

bwm5277

提高摆率？

CmosLgh

头一次看到这样做，学习了，我觉得加了中间这条支路后的影响，就是增加了下面共源共栅输出负载管的电流，但是对上面放大管的电流没有影响，负载管电流增加则它所需要的VGS减小，所以增加了输出摆幅，但确实减小了输出电阻。

还有那个PMOS管打开拉电流应该就是增加瞬态响应电流的泄放，加快速度，泄放电流大摆率也提高了。

以上是菜鸟我的理解，大家讨论学习哈！

gala8

CmosLgh 发表于 2023-10-17 10:08
头一次看到这样做，学习了，我觉得加了中间这条支路后的影响，就是增加了下面共源共栅输出负载管的电流，但 ...

不对啊，负载管电流增加，那他的VGS不是增大吗，输出摆幅应该减小

CmosLgh

gala8 发表于 2023-10-17 16:46
不对啊，负载管电流增加，那他的VGS不是增大吗，输出摆幅应该减小

嗯嗯 你说的对，抱歉我说反了，电流增加VGS增加了


这里为啥标的是PSRR提高，我也没理解，等大佬解释

gala8

我又回去看了一下，似乎这里特意降低输出阻抗，为了环路的稳定性，做了两个MOS二极管，同时这个MOS二极管还有增加摆率的意思。