数字逻辑电平转换模块设计

821174733 · 发表于 2023-9-22 10:07:13

您需要登录才可以下载或查看，没有账号？注册

x

从0-VDD抬升到VDD-2VDD用什么电路

Quinlan · 发表于 2023-9-22 10:10:57

level shft

iTaogo · 发表于 2023-9-22 11:06:10

charge pumb

821174733 · 发表于 2023-9-26 11:55:44

救命，这是什么波形，为什么会不稳定啊，紫色和绿色分别对应到原理图的紫色和绿色线，应该是互补的0-2V的方波才对

icdane · 发表于 2023-9-26 12:29:54

size?

also try lower your data rate first.

821174733 · 发表于 2023-9-26 13:29:20

icdane 发表于 2023-9-26 12:29
size?

also try lower your data rate first.

频率原先为2.4G，现在改成24M，波形正常了。
但是我需要它在高频工作。之前我使用过65nm工艺，level shifter 可以在2.4G正常工作，130工艺为什么不行，不稳定了？

andy2000a · 发表于 2023-9-26 17:46:04

65nm工艺，level shifter 可以在2.4G正常工作，130工艺为什么不行

0.13UM 组件速度慢啊

你要0.13UM跑快那加大电流 SIZE 更能否达到

821174733 · 发表于 2023-10-14 11:28:17

andy2000a 发表于 2023-9-26 17:46
65nm工艺，level shifter 可以在2.4G正常工作，130工艺为什么不行

0.13UM 组件速度慢啊你要0.13UM跑快 ...

改变SIZE也没有用，波形差不多还是那样的。换了很多结构了，四个管子的结构，也就是从0-VDD抬升到0-2VDD的是可以的。但是它再转换成VDD-2VDD的话功耗很大，其次占空比不是50。现在遇到的问题就是我上面的结构在130里面根本就不稳定

821174733 · 发表于 2023-10-14 11:31:49

我现在能得出的结论是，不适用与2.4G，频率低一点是可以的。

[求助] 数字逻辑电平转换模块设计