关于tessent的cell_lib

kttle · 发表于 2023-9-18 15:57:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人新手菜鸡一枚，最近在努力学习DFT及ATPG的流程。有几个问题想请教下
1、是不是做ATPG必须要有cell_lib库。比如我自己写一个简单的design，没有相应的工厂库，怎么创建。
2、看到网上有说可以将也可使用 tessent 的libcomp工具将simulation lib转化为 DFT lib，这个怎么理解和操作呢。

邝卓宇 · 发表于 2023-9-18 16:55:59

tessent library里有测试逻辑插入时的attributes。libcomp *.v -dofile，用Verilog library就能转，但是要用lcverify验证。

kttle · 发表于 2023-9-19 22:50:29

邝卓宇发表于 2023-9-18 16:55
tessent library里有测试逻辑插入时的attributes。libcomp *.v -dofile，用Verilog library就能转，但是要 ...

谢谢，虽然还是不太明白

邝卓宇 · 发表于 2023-9-20 08:44:50

#在这libcomp library_path…{-DOfile[dofile_name]} [+vlog_directive ...] [-NO_SCAN_rams] [-TESTkompress] [-LOgfile logfile_name[-Replace]] [-SV | -NO_SV] [-Help| -MANual | -VERSion | -Usage] [-NO_DEFine_simple_views] [-ignore_startup_file]里快速回复#

邝卓宇 · 发表于 2023-9-20 08:46:03

lcverify [-fastscan | -testkompress] cell_library_path verilog_library_path [-model model_name]

邝卓宇 · 发表于 2023-9-20 08:47:30

A Tessent cell library is an integrated library that contains functionality information used for simulation by the Tessent tools, as well as DFT cell insertion attributes used for test logic insertion.

[讨论] 关于tessent的cell_lib

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2