关于tessent的cell_lib

kttle

本人新手菜鸡一枚，最近在努力学习DFT及ATPG的流程。有几个问题想请教下
1、是不是做ATPG必须要有cell_lib库。比如我自己写一个简单的design，没有相应的工厂库，怎么创建。
2、看到网上有说可以将也可使用 tessent 的libcomp工具 将simulation lib转化为 DFT lib，这个怎么理解和操作呢。

邝卓宇

tessent library里有测试逻辑插入时的attributes。libcomp *.v  -dofile，用Verilog library就能转，但是要用lcverify验证。

kttle

邝卓宇 发表于 2023-9-18 16:55
tessent library里有测试逻辑插入时的attributes。libcomp *.v  -dofile，用Verilog library就能转，但是要 ...

谢谢，虽然还是不太明白

邝卓宇

#在这libcomp library_path…{-DOfile[dofile_name]} [+vlog_directive ...] [-NO_SCAN_rams]  [-TESTkompress] [-LOgfile logfile_name[-Replace]] [-SV | -NO_SV] [-Help| -MANual | -VERSion | -Usage] [-NO_DEFine_simple_views] [-ignore_startup_file]里快速回复#

邝卓宇

lcverify [-fastscan | -testkompress] cell_library_path verilog_library_path  [-model model_name]

邝卓宇

A Tessent cell library is an integrated library that contains functionality information used for  simulation by the Tessent tools, as well as DFT cell insertion attributes used for test logic  insertion.

wuenj

邝卓宇 发表于 2023-9-18 16:55
tessent library里有测试逻辑插入时的attributes。libcomp *.v  -dofile，用Verilog library就能转，但是要 ...

请问这个Verilog Library有什么要求吗，我在跑这个libcomp命令的时候就会报错：


//  Reading Verilog Netlist ...
# NOTE: Reading and elaborating design...
# NOTE: Generating internal data model...
# ERROR: target ../lib/NanGateOpenCellLibrary/Front_End/Liberty/NanGateOpenCellLibrary_functional.lib is neither a file nor a directory
# ERROR: target ../lib/NanGateOpenCellLibrary/Front_End/Verilog/NanGateOpenCellLibrary.v is neither a file nor a directory
terminate called after throwing an instance of 'std::runtime_error'
  what():  utility error

这块也不是很懂，希望大神指教一下

John_Zhang

atpg 是基于网表去跑的，只要是网表就需要标准单元。libcomp 也是根据std cell的仿真模型转换的

记忆冬天

请问一下，我这里用libcomp生成cell lib之后，插入的时候报错，是什么原因啊

Mark_Iain

记忆冬天 发表于 2024-6-28 18:15
请问一下，我这里用libcomp生成cell lib之后，插入的时候报错，是什么原因啊

jtag的端口需要另外加上ipad和opad才行吧？