请问全差分运放如何仿真增益

dc33912345 · 发表于 2023-9-11 23:22:38

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 dc33912345 于 2023-9-11 23:24 编辑

请问仿真一级全差分运放增益，这个testbench和ADE设置如何修改

Twonej · 发表于 2023-9-12 08:42:25

可以参考这个

Loop Stability Analysis仿真步骤.pdf (1.55 MB, 下载次数: 62 )

我的解放日志 · 发表于 2023-9-12 09:22:17

类似于这种，输入加共模和差模，输出db20（vout1-vout2）

CASER1 · 发表于 2023-9-12 09:50:00

CSDN上有运放的仿真教程，可以看一下

dc33912345 · 发表于 2023-9-14 10:34:05

Twonej 发表于 2023-9-12 08:42
可以参考这个

谢谢开环的也可以这样仿吗

dc33912345 · 发表于 2023-9-14 10:35:53

我的解放日志发表于 2023-9-12 09:22
类似于这种，输入加共模和差模，输出db20（vout1-vout2）

请问直接用db20（vout1-vout2）这个表达式算，不再分子上比上输入了吗？

我的解放日志 · 发表于 2023-9-16 09:36:10

dc33912345 发表于 2023-9-14 10:35
请问直接用db20（vout1-vout2）这个表达式算，不再分子上比上输入了吗？

因为设置的差模为1，所以不用比上输入，如果差模为1.2，就要比上输入来算

[求助] 请问全差分运放如何仿真增益