sigma-delta ADC

爱吃丁小胖

请问各位大佬，为什么CIFB结构要求每一阶的运放性能都要好，导致功耗大

DD_cebelas

因為會引入多餘的pole, 多餘的delay

爱吃丁小胖

   

DD_cebelas 发表于 2023-9-4 00:10
因為會引入多餘的pole, 多餘的delay

我看到网上有一段解释，不知道大佬觉得是否准确，CIFB结构每个积分器都要处理含有很多高频分量的反馈信号，所以每级积分器中运放的的带宽要求都接近，功耗比较大，而且积分器的输出摆幅一般较大，对运放的摆幅要求也很大。CIFF结构只有第一级积分器需要处理反馈回来的高频信号，这样，后级积分器中运放的带宽要求会逐级降低，有利于低功耗设计。

mada147258

我的理解是CIFB相较CIFF，环路滤波器包含了信号分量，摆幅更高，对建立和线性度的要求更高。因此在低功耗设计里CIFF比较受欢迎。