在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1881|回复: 2

CPLD控制FPGA加载的VHDL程序

[复制链接]
发表于 2008-1-25 11:09:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
自己编写的一个COLD控制FLASH对FPGA加载的一个程序,用ISE调试通过了。这样设计便于加快速度,比普通的加载要省时。有兴趣的可以看看哦,支持一下哈 cpld_control.rar (161.34 KB, 下载次数: 17 )
发表于 2009-4-1 16:02:16 | 显示全部楼层
参考下,下来看看
发表于 2009-4-2 15:24:07 | 显示全部楼层
看看,再说!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 06:43 , Processed in 0.036293 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表